5月21日消息，AMD宣布代号Venice的下一代EPYC处理器，已采用台积电2纳米制程技术进入量产，并计划未来在台积电亚利桑那州晶圆厂展开产能扩展。
这是业界首款在台积电2nm工艺上量产的高效能运算产品。
AMD董事长兼CEO苏姿丰表示，在台积电2nm上推进Venice的量产是加速下一代AI基础设施发展的重要一步。
她指出，随着AI与智能体工作负载快速扩展，客户需要能更快从创新走向量产的平台。
台积电董事长魏哲家也回应称，AMD采用2nm工艺持续取得重大进展，反映了领先制程技术与先进设计创新结合的重要性。
Venice的量产正值AMD在服务器市场持续扩大份额，AMD表示，随着AI应用从训练与推理扩展至日益复杂的智能体工作负载，CPU在协调数据传输、网络、存储、安全及数据中心系统编排上的角色愈发关键。
AMD计划将台积电2nm工艺延伸至下一代EPYC Verano（第6代EPYC处理器），并将在该平台上引入LPDDR内存技术，以提供在功耗受限场景下所需的CPU性能、带宽与能效。
值得注意的是，LPDDR此前在数据中心CPU领域几乎未被采用，NVIDIA Vera CPU是全球首款采用LPDDR5X的数据中心处理器，AMD此举意味着LPDDR正在成为下一代数据中心CPU的共性选择。
在先进封装方面，AMD与台积电的合作涵盖SoIC-X与CoWoS-L等技术，已广泛应用于AMD完整的AI与数据中心产品组合中。
