5月8日消息，据报道，第七代 DRAM（1d）制程标准争夺进入关键阶段，三星与SK海力士已开启架构大战。两大巨头都在争取率先实现量产，推动自家方案成为下一代DRAM行业标准。
三星方面计划推广GAAFET（全环绕栅极晶体管）工艺。在处理器制造中，GAAFET通过栅极包裹沟道来提升电流控制力。但在DRAM中，三星必须将GAAFET晶体管与电容器整合在同一单元内。
为此，三星考虑借鉴NAND闪存的设计，把负责读写操作的控制电路置于存储阵列下方。在2026年VLSI研讨会上，三星将展示其16层垂直堆叠DRAM方案，该方案采用GAA晶体管和水平放置的存储电容器。
SK海力士则选择了4F²架构，将晶体管垂直堆叠，同样用栅极材料包裹晶体管，接收电容数据的组件则置于晶体管柱下方。“F”代表最小特征尺寸，4F²结构即2F×2F的正方形单元，相较传统的6F²（3F×2F）设计，可将芯片表面面积减少约30%。
SK海力士此前已在IEEE VLSI Symposium 2025上公布该技术路线图，其4F²垂直栅极平台旨在实现高密度、高速和低功耗三大目标。该公司还在该会议上展示了垂直栅极DRAM的电性特性验证结果。
据业界消息，三星内部已制定在第7代1d nm后导入垂直通道晶体管技术的路线图，相关产品有望最早于2至3年内面世。SK海力士方面规划垂直结构DRAM（含4F²架构）将在3年内进入量产阶段，与三星在时间线上形成直接竞争。
